[TOC]

第一篇.概论

计算机系统简介

知识点

  • 计算机系统 = 硬件系统 + 软件系统。。

  • “裸机”：指没有安装任何软件的计算机，只能运行机器语言（即传统机器层），是硬件实体。

  • 系统软件 vs 应用软件：系统软件是管理整个计算机系统资源的软件（如操作系统、编译程序）。应用软件是用户为解决特定问题而编制的程序（如Word、游戏）。

  • 五大功能：输入输出、存储、运算、控制。用户通过输入设备（键盘）发送指令，通过输出设备（显示器）接收结果是“输入/输出功能”的体现。

    题目

1.一个完整的计算机系统通常包括哪两大部分？（B）

A. 主机和显示器

B. 硬件系统和软件系统

C. 系统软件和应用软件

D. CPU和内存

解析：A只包含部分硬件；C只属于软件部分；D仅为硬件核心部件。只有B完整概括了硬件和软件两大组成部分，符合教材定义。

2.下列关于“裸机”的描述，正确的是？（A）

A. 指没有安装任何软件的计算机

B. 指没有外壳的计算机

C. 指只安装了操作系统的计算机

D. 指只能运行DOS系统的计算机

解析：“裸机”是计算机术语，比喻只有硬件裸体、没有软件“灵魂”的机器，与是否有机壳无关。

3.计算机软件系统中，最核心、最基础的软件是？（C）

A. 数据库管理系统

B. 应用软件

C. 操作系统

D. 语言处理程序

解析：操作系统直接管理硬件、提供运行环境，是所有软件的基础。数据库、应用软件、语言处理程序都依赖操作系统才能运行。

  1. 用户通过键盘、鼠标等向计算机发出指令，计算机通过显示器、打印机等向用户反馈结果，这体现了计算机系统的什么功能？（B）

A. 数据处理

B. 输入输出

C. 存储控制

D. 逻辑运算

解析：输入设备让计算机“接收”，输出设备让计算机“反馈”，正是输入输出功能的体现。数据处理、存储、逻辑运算是内部操作。

  1. 下列属于系统软件的是？（B）

A. Microsoft Word

B. Windows 11

C. 微信

D. Photoshop

解析：Windows 11是操作系统，属于系统软件。Word、微信、Photoshop都是应用软件，用于完成具体任务。

计算机的基本组成

知识点

  • 冯·诺依曼核心思想：存储程序控制（程序和数据预先存入主存，自动执行）和采用二进制（指令和数据均用二进制表示）。

  • 计算机硬件组成：五大部件（运算器、控制器、存储器、输入设备、输出设备），其中运算器和控制器合称为中央处理器（CPU）。

  • CPU功能：负责解释指令和执行指令，是计算机的“大脑”。

  • 存储器分类：

    • RAM（随机存取存储器）：可读写，断电后信息丢失（易失性）。
    • ROM（只读存储器）：只能读出，断电后信息保留（非易失性）。硬盘、U盘也是非易失性存储器。

  • 系统总线：各部件之间传输信息的公共通道，通过总线连接CPU、主存和I/O设备。

    题目

  1. 以下属于冯·诺依曼体系结构的核心思想是？（A）

A. 采用二进制和存储程序控制

B. 采用十进制和并行处理

C. 采用人工智能和云计算

D. 采用量子比特和超导技术

解析：教材第1.2.1节将“采用二进制”和“存储程序控制”总结为冯·诺依曼机的主要特点。B、C、D与教材原文无关。

  1. 计算机的“大脑”，负责解释和执行指令的部件是？（C）

A. 内存

B. 硬盘

C. 中央处理器

D. 主板

解析：教材原文：“控制器是计算机的神经中枢，由它指挥各部件自动、协调地工作”，而CPU（中央处理器）包含控制器和运算器，是所有工作的核心。A、B是存储设备，D是连接平台。

  1. 在计算机硬件组成中，运算器和控制器合称为？（B）

A. ALU

B. CPU

C. RAM

D. ROM

解析：教材第1.2.2节明确指出：运算器和控制器组合在一起称为中央处理器（CPU）。

  1. 下列存储器中，断电后信息会丢失的是？（C）

A. 硬盘

B. 只读存储器

C. 随机存取存储器

D. U盘

解析：教材第4.1.1节指出：“RAM是一种易失性存储器，当电源消失时，所存信息也随即丢失”。硬盘、ROM、U盘均为非易失性。

  1. 计算机内部各部件之间传输数据、地址和控制信号的公共通道称为？（B）

A. 接口

B. 总线

C. 网卡

D. 电缆

解析：教材第3章序言定义：总线是连接多个部件的信息传输线，是各部件共享的传输介质。

计算机硬件的主要技术指标

知识点

  • 机器字长：是指CPU一次能处理数据的位数，通常与寄存器位数、数据总线宽度相同。字长影响运算精度和处理能力。

  • 运算速度：衡量指标有MIPS（每秒百万条指令） 和MFLOPS（每秒百万次浮点运算）。主频（MHz/GHz）是时钟频率，也是影响速度的重要指标，但不是直接衡量速度的唯一单位。

  • 存储容量：基本单位换算：1KB = 1024B, 1MB = 1024KB, 1GB = 1024MB, 1TB = 1024GB（基于二进制）。

  • 辨析：“鼠标灵敏度”属于外设性能，不属于计算机主机（CPU/内存/主板等）的技术指标。教材列举的技术指标（1.3节）包括主频、字长、存储容量、运算速度等，不包括鼠标灵敏度。

    题目

  1. 衡量计算机运算速度的主要单位是？（B）

A. MHz

B. MIPS

C. GB

D. dpi

解析：教材第1.3.3节指出“运算速度”由MIPS（每秒百万条指令）表示。MHz是主频单位，GB是容量单位，dpi是分辨率单位。

  1. 计算机字长是指？（A）

A. CPU一次能处理的二进制数据的位数

B. 内存容量的大小

C. 硬盘读写速度的快慢

D. 显示器分辨率的高低

解析：教材第1.3.1节：“机器字长是指CPU一次能处理的数据的位数”，这是标准定义。

  1. 下列哪项不是影响计算机性能的主要指标？（C）

A. 主频

B. 缓存容量(Cache)

C. 鼠标灵敏度

D. 内存带宽

解析：教材第1.3节主要指标包括主频、字长、存储容量、运算速度等。鼠标属于I/O设备，其灵敏度（dpi）不属教材定义的“计算机硬件的主要技术指标”。

  1. 存储容量单位换算中，1TB等于多少GB？（B）

A. 1000 GB

B. 1024 GB

C. 100 GB

D. 1024 MB

解析：按计算机二进制体系，1TB = 1024GB（2^10）。

  1. 显示器的分辨率越高，意味着？（B）

A. 屏幕尺寸越大

B. 显示的图像越清晰，细节越多

C. 刷新率越高

D. 耗电量越低

解析：教材中解释分辨率由横向和纵向的像素点数决定。像素越多，图像越精细、清晰。A、C、D与分辨率无必然正比关系。

计算机的发展史

知识点

  • ENIAC诞生：1946年。

  • 代际划分依据：计算机发展四代的划分主要依据是所采用的电子元件（逻辑元件）的变革。

  • 四代元件：电子管 -> 晶体管 -> 中小规模集成电路 -> 大规模/超大规模集成电路。个人计算机属于第四代。

  • 发展趋势：教材第2章总结了几大趋势：巨型化、微型化、网络化、智能化。模拟化不是现代计算机发展的主流趋势。

    题目

1 世界上第一台电子数字计算机ENIAC诞生于哪一年？（B）

A. 1936年

B. 1946年

C. 1956年

D. 1964年

解析：教材明确记载：ENIAC于1946年诞生。

  1. 计算机发展的四个阶段主要依据是什么来划分的？（C）

A. 运算速度

B. 应用范围

C. 采用的电子元件

D. 存储容量

解析：教材第2.1.1节及表2.1明确指出，划分计算机发展阶段的主要依据是所采用的逻辑元件（电子开关）。

  1. 第二代计算机主要采用的逻辑元件是？（B）

A. 电子管

B. 晶体管

C. 中小规模集成电路

D. 大规模和超大规模集成电路

解析：根据教材表2.1，第二代计算机的逻辑元件是晶体管。

  1. 目前我们使用的个人计算机（PC）主要属于第几代计算机？（C）

A. 第二代

B. 第三代

C. 第四代

D. 第五代

解析：现代PC采用超大规模集成电路（VLSI），属于第四代计算机。

  1. 关于计算机发展趋势的描述，下列哪项是不准确的？（D）

A. 巨型化（用于高性能计算）

B. 微型化（便携式设备）

C. 网络化（互联网与物联网）

D. 模拟化（回归模拟信号处理为主）

解析：教材列举的发展趋势为巨型化、微型化、网络化、智能化。模拟计算已属小众领域，数字信号处理才是现代计算机的核心，故“模拟化”不是教材所述的主流趋势。

第二篇.计算机系统的硬件结构

总线的基本概念

知识点

  • 总线定义：总线是连接多个部件（如CPU、主存、I/O接口）的信息传输线，是各部件共享的传输介质。

  • 总线特性：

    • 共享：多个部件可以同时从总线上接收相同的信息。
    • 分时：同一时刻只允许一个部件（主设备）向总线发送信息，否则会导致信号冲突。

  • 主设备与从设备（教材3.5.1节）：

    • 主设备：对总线有控制权，能发起总线操作并控制总线传输的部件。
    • 从设备：只能响应主设备发来的总线命令，对总线没有控制权。

  • 信号线组成：系统总线按传输信息不同，分为

    数据总线、地址总线和控制总线三类。

    • 数据总线：双向，传输数据信息。
    • 地址总线：单向（由CPU发出），指定主存或I/O端口地址。
    • 控制总线：每根单向，总体双向，传输控制信号和时序信号。

  • 总线通信控制（教材3.5.2节）：源设备和目的设备之间进行数据传送必须遵循一定的通信控制方式（如同步、异步、半同步等），这些方式统称为总线通信协议。

    题目

  1. 计算机系统中，连接CPU、主存和I/O接口，用于在各部件之间传输信息的一组公共信号线称为？（B）

A. 接口

B. 总线

C. 通道

D. 链路

解析：教材第3.1节第一句：“总线是连接多个部件的信息传输线”，正符合题目描述。接口是连接点，通道和链路是其他概念。

  1. 总线最核心的特征是“共享”，这意味着？（B）

A. 所有设备可以同时向总线发送数据

B. 同一时刻只允许一个主设备向总线发送数据，但多个从设备可接收

C. 总线的物理线路可以被任意分割给不同设备独占

D. 总线的带宽在所有设备间平均分配，互不干扰

解析：教材原文：“如果出现两个或两个以上部件同时向总线发送信息，势必导致信号冲突，传输无效。因此在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。”B完全符合。

  1. 在总线结构中，发起总线操作并控制总线传输的设备称为？（B）

A. 从设备

B. 主设备

C. 排队器

D. 定时器

解析：教材3.5.1节定义：“主设备对总线有控制权”，“总线上信息的传送是由主设备启动的”。描述与B一致。

  1. 下列关于总线信号线的描述，错误的是？（D）

A. 数据总线用于传输数据信息

B. 地址总线用于指定数据在内存或I/O端口中的位置

C. 控制总线用于传输时序和控制信号

D. 电源线和地线不属于总线系统的组成部分

解析：教材3.3.1节电气特性中提到了“+5V电源”和“地线”，且总线物理实现包含导线，电源和地是必需的组成部分。A、B、C均为教材原文对三类总线的准确描述。

  1. 总线通信过程中，源设备和目的设备之间进行数据传送必须遵循?（B）

A. 硬件连接规范

B. 总线通信协议

C. 操作系统版本

D. 软件编译规则

解析：教材3.5.2节描述了总线通信控制需解决“如何获知传输开始和结束”及“如何协调配合”的问题，这正是通信协议的内容。A是机械特性，C、D是软件层面。

总线的分类

知识点

  • 总线分类（按连接部件，教材3.2节）：

    • 片内总线：芯片内部的总线，如CPU内部寄存器与ALU之间的连接。
    • 系统总线：连接CPU、主存、I/O设备（通过I/O接口）的板级总线，包括数据、地址、控制三类。
      • 地址线根数与寻址空间：n根地址线，最大直接寻址范围为 2^n 个存储单元（按字节编址时，即 2^n 字节）。
    • 通信总线：用于计算机系统之间或与其他系统（如控制仪表）之间的通信。

  • PCI Express（PCIe）总线：属于现代总线技术。与PCI不同，PCIe采用串行点对点传输方式，而PCI是并行共享传输。

  • 多层总线结构（教材3.4.2节）：为了解决速度匹配，采用多总线结构，如局部总线用于连接高速部件（CPU、Cache、高速I/O），以消除瓶颈。

    题目

  1. 按照连接部件的不同，总线可分为片内总线、系统总线和通信总线。其中，连接CPU内部寄存器与运算器之间的总线属于？（C）

A. 系统总线

B. 通信总线

C. 片内总线

D. 外部总线

解析：教材3.2.1节：“片内总线是指芯片内部的总线，如在CPU芯片内部，寄存器与寄存器之间、寄存器与算逻单元ALU之间都由片内总线连接。”

  1. 系统总线通常包括数据总线、地址总线和控制总线。若地址总线宽度为32位，则CPU最大可直接寻址的内存空间为？（B）

A. 2GB

B. 4GB

C. 8GB

D. 16GB

解析：地址线根数决定寻址范围。32位地址线可寻址 2^{32} 个单元。若按字节编址，容量 = 2^{32}

字节 = 4GB。教材3.2.2节例：“若地址线为20根，则存储单元个数为 2^{20}”，同理。1G=2^30B

  1. 下列哪种总线主要用于计算机与计算机之间，或计算机与外部仪器之间的通信？（C）

A. 片内总线

B. 系统总线

C. 通信总线

D. 局部总线

解析：教材3.2.3节：“通信总线用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信。”

4.PCIe总线与传统PCI总线的主要区别在于？（B）

A. PCIe是并行传输，PCI是串行传输

B. PCIe是串行点对点传输，PCI是并行共享传输

C. PCIe速度比PCI慢

D. PCIe只能用于显卡，不能用于硬盘

解析：教材提到了PCI是并行总线（传统），而现代PCI-Express采用串行点对点传输技术（类似网络分层模型）。教材表3.1列出PCI为并行，3.3.3节末尾简介PCI-Express时提到其技术变革。B正确。

  1. 在多层总线结构中，连接高速部件（如CPU、内存）的总线通常称为？（C）

A. I/O总线

B. 扩展总线

C. 局部总线

D. 低速总线

解析：教材图3.9、图3.12及描述中，将“CPU与Cache间”及靠近CPU的高速I/O设备（如高性能图形卡）连接的总线称为“局部总线”或“VL-BUS”，旨在为高速设备架设高速通道。

总线特性及性能指标

知识点

  • 总线带宽（教材3.3.2节）：总线的数据传输速率，即单位时间内总线上可传输的最大数据量，单位常用MBps。

    • 公式：总线带宽 = (总线宽度/8) × 总线工作频率（同步工作、每周传一次时）。

  • 总线复用（教材3.3.2节）：一条信号线上分时传送两种信号（如地址和数据复用），主要目的是减少芯片引脚数量，降低硬件成本。

  • 同步与异步通信（教材3.5.2节）：

    • 同步通信：由统一时钟控制，速度较快但要求各部件速度一致（按最慢部件设计），缺乏灵活性。
    • 异步通信：采用“请求-回答”握手信号协调，适应性强，适合速度差异大的设备，但控制相对复杂。

  • 影响总线性能的因素（教材3.3.2节及例题）：包括总线宽度、总线频率、传输方式（串/并行、同/异步）等。

    题目

1 衡量总线数据传输能力的最重要指标“总线带宽”是指？（C）

A. 总线的物理宽度（根数）

B. 总线的工作频率

C. 单位时间内总线上可传输的最大数据量

D. 总线信号的电压高低

解析：教材3.3.2节定义：“总线带宽可理解为总线的数据传输速率，即单位时间内总线上传输数据的位数（通常用字节数衡量）”。C是带宽定义。

  1. 若某总线的数据宽度为64位，工作频率为100MHz，且每个时钟周期传输一次数据，其理论带宽为？（C）

A. 100 MB/s

B. 400 MB/s

C. 800 MB/s

D. 1600 MB/s

解析：按教材例3.1算法：数据宽度64位=8字节；频率100MHz即每秒 100×106个时钟周期，每周期传一次，所以带宽 = 8B × 100 MHz = 800 MB/s。

  1. “总线复用”技术（如地址/数据总线复用）的主要目的是？（B）

A. 提高总线传输速度

B. 减少芯片引脚数量，降低硬件成本

C. 增加总线的数据宽度

D. 简化总线控制逻辑

解析：教材3.3.2节：“为了提高总线的利用率，优化设计，特将地址总线和数据总线共用一组物理线路……即为总线的多路复用。”减少物理线路即减少引脚，降低成本。P54例子中提及“采用多路复用技术，减少了总线引脚个数”。

  1. 总线的“异步通信”方式与“同步通信”方式相比，其主要特点是？（C）

A. 需要统一的时钟信号

B. 速度快，适合高速部件间通信

C. 依靠握手信号协调，适应性强，适合速度差异大的设备

D. 控制逻辑简单，硬件成本低

解析：教材3.5.2节：“异步通信采用应答方式……这种一应一答的联络方式称为异步联络”。这种“握手”机制使得速度不同的设备可以协调工作，适应性强。A是同步的特点；B、D通常是同步的优点。

  1. 影响总线性能的因素不包括？（C）

A. 总线宽度

B. 总线频率

C. 机箱的颜色和材质

D. 传输方式（串行/并行、同步/异步）

解析：教材3.3.2节列出的性能指标包括总线宽度、时钟频率、传输方式等。机箱颜色材质是物理外观工艺，与总线电气和性能指标完全无关。

总线控制

知识点

  • 总线仲裁（判优控制）：多个主设备同时请求总线时，由仲裁逻辑决定哪个设备获得使用权。常见方式有集中式（链式查询、计数器定时查询、独立请求）和分布式。
  • 链式查询：总线授权信号 BG 沿设备链接顺序串行传递。优先级由物理位置决定（靠近控制器的高）。控制线最少，但对电路故障最敏感（一个接口故障，后续全断）。
  • 计数器定时查询：控制器用设备地址线轮询，计数器初值可设，因此优先级可改变。控制线数量中等，故障敏感度较低。
  • 独立请求：每个设备有独立的请求线 BR_i 和同意线 BG_i，中央排队电路决定优先级。响应最快、最灵活，但控制线数量最多（2n 根）。
  • 分布式仲裁：无中央仲裁器，每个主设备有自己的仲裁号和仲裁逻辑，自主比较判决。
  • 同步通信：统一时钟控制，适合速度相近的设备。
  • 异步通信：采用“请求‑回答”握手（应答）方式，不依赖统一时钟，因此适合速度差异大的设备（如 CPU 与慢速 I/O）。
  • 半同步通信：同步基础上增加“等待”周期，兼容慢速设备。
  • 分离式通信：总线周期拆成两个子周期，提高总线利用率，主要用于大型系统。
  1. 当多个主设备同时请求使用总线时，决定由哪个设备获得总线使用权的逻辑称为？（B）

A. 总线编码

B. 总线仲裁

C. 总线译码

D. 总线驱动

解析：B 正确，教材原文“总线判优控制（仲裁）确定哪个主设备能使用总线”。A 编码是信息格式转换；C 译码是地址或指令译码；D 驱动是物理层增强信号，均不涉及总线分配。

  1. 下列哪种总线仲裁方式对电路故障最敏感？（D）

A. 计数器定时查询方式

B. 分布式仲裁

C. 独立请求方式

D. 链式查询方式

解析：D 正确，链式查询的 BG 信号串行传递，一个接口坏掉后续全断，教材明文指出其“对电路故障很敏感”。A 通过地址线轮询，敏感度低；B 逻辑分散，单个故障不波及全局；C 各有独立线对，互不影响。

  1. 在集中式仲裁的“链式查询”方式中，总线授权信号是？（B）

A. 同时发送给所有设备

B. 沿着设备链接顺序串行传递

C. 由设备随机获取

D. 不需要传递，设备自行判断

解析：B 正确，教材原文“BG 信号串行地从一个接口送到下一个接口”。A 是独立请求方式的特点；C 授权由顺序决定非随机；D 是分布式仲裁的特点。

  1. “分布式仲裁”方式的特点是？（B）

A. 需要一个中央仲裁器

B. 每个潜在的主设备都有自己的仲裁号和仲裁逻辑

C. 优先级固定，不可改变

D. 只适用于低速总线

解析：B 正确，分布式仲裁去中心化，每个设备自主比较仲裁号。A 是集中式仲裁的特点；C 链式查询才固定，分布式可通过仲裁号灵活设定；D 分布式常用于高速多处理器系统。

  1. 总线通信中，适用于连接速度差异较大的设备（如CPU与慢速I/O）的是？（B）

A. 同步通信

B. 异步通信

C. 半同步通信

D. 分离式通信

解析：B 正确，异步通信采用握手应答，不依赖统一时钟，慢速设备可延长响应而不出错。A 同步需统一时钟，迁就慢速会拖累高速设备；C 半同步仍依赖同步时钟；D 分离式旨在提高总线利用率，非专门解决速度差异。

主存储器

知识点

  • 主存构成：主存储器由半导体集成电路构成，其中MOS型半导体被广泛应用。教材第4.1.1节指出：“MOS半导体存储器被广泛应用。”

  • DRAM与SRAM比较（教材4.2.3节）：

    • DRAM（动态RAM）：靠电容存储电荷，需定期刷新（电容泄漏），集成度高、功耗低、价格便宜，存取速度较慢。广泛用于主存。
    • SRAM（静态RAM）：靠触发器存储，无需刷新，速度快，但集成度低、功耗大、价格贵。高速缓冲存储器（Cache）通常用SRAM实现。

  • 存储容量定义（教材4.2.1节）：存储容量 = 存储单元个数 × 存储字长。

  • ROM用途（教材4.1.1节、4.2.4节）：只读存储器（ROM）通常用以存放

    固定不变的程序、常数和字库，甚至用于操作系统的固化。计算机开机后执行的第一条指令（BIOS）即固化在ROM中。

  • 按字节编址的地址计算：按字节编址时，每个存储单元存放1个字节。地址范围0000H到FFFFH共

    216=65536个单元，即64KB。

    题目

  1. 主存储器主要由什么类型的半导体器件构成？（C）

A. 磁性材料

B. 光学材料

C. MOS型半导体

D. 机械部件
解析：A和B是磁表面和光盘存储器的材料；D不是存储器材料。教材明确说“MOS半导体存储器被广泛应用于主存”，故C正确。

  1. 下列关于DRAM和SRAM的比较，正确的是？（C）

A. DRAM速度比SRAM快，但集成度低

B. SRAM需要定期刷新，DRAM不需要

C. DRAM集成度高、成本低，需定期刷新；SRAM速度快、成本高，无需刷新

D. CPU的高速缓存(Cache)通常由DRAM构成

解析：A顺序反了；B说反了，DRAM才需刷新；D错误，Cache通常用SRAM。C符合教材原文对两者的比较，正确。

  1. 内存条上的“容量”指的是？（C）

A. 能够存储的位数

B. 存储单元的个数

C. 存储单元个数与每个单元位数的乘积

D. 地址线的数量

解析：教材定义“存储容量=存储单元个数×存储字长”，C完全符合。A是总位数（位数=容量×8），B缺失字长因素，D只是影响寻址能力。

  1. 计算机开机后，CPU要执行的第一条指令通常存放在？（C）

A. DRAM中

B. 硬盘中

C. ROM

D. 高速缓存中

解析：教材说ROM用于存放固定不变的程序，如操作系统固化程序。开机指令（BIOS）在ROM中，掉电不丢。DRAM易失，硬盘不能直接被CPU执行第一条指令，Cache刚开机时空的。

  1. 若某计算机内存按字节编址，地址范围为0000H到FFFFH，则其内存容量为？（C）

A. 16KB

B. 32KB

C. 64KB

D. 128KB

解析：按字节编址，地址个数

216=65536=64×210=642^{16}=65536=64\times2^{10}=64216=65536=64×210=64

KB。A、B、D计算错误。

高速缓冲存储器

知识点

  • Cache的作用（教材4.3.1节）：为了解决CPU与主存速度不匹配的问题，在CPU与主存之间加入Cache。提高访存速度，解决瓶颈。

  • Cache工作原理基础（教材4.3.1节）：基于程序访问的局部性原理。即CPU在一定时间内对主存局部地址区域的访问。

  • 未命中的处理（教材4.3.2节）：CPU要读取的信息不在Cache中，则访问主存取出该字，并将该字所在的主存块调入Cache。

  • Cache映射方式（教材4.3.2节）：地址映射方式有直接映射、全相联映射、组相联映射三种。

  • 写入策略（教材4.3.3节）：为了保证Cache与主存内容一致，常用写回法和写直达法两种策略。

    题目

  1. 设置高速缓冲存储器（Cache）的主要目的是？（B）

A. 扩大主存的容量

B. 提高主存与CPU之间的速度匹配，解决速度瓶颈

C. 永久保存重要数据

D. 降低计算机功耗

解析：教材明确说“Cache主要解决主存与CPU速度不匹配问题”。A扩大容量是辅存的事；C是ROM的事；D不是Cache的主要目的。

  1. Cache的工作原理基于程序的？（B）

A. 递归性

B. 程序局部性原理

C. 并发性

D. 虚拟性

解析：教材4.3.1节直接指出：Cache能有效工作基于“程序访问的局部性原理”。A、C、D都不对。

  1. 当CPU访问数据时，若数据在Cache中未找到（称为“未命中”），则？（C）

A. 系统报错停机

B. CPU直接从硬盘读取数据

C. CPU访问主存读取数据，并将该数据块调入Cache

D. 重新计算该数据

解析：教材4.3.2节说明，未命中时CPU访问主存取出该字，并将该字所在的主存块调入Cache。A报错停机显然不对；B硬盘不对，应先读主存；D重新计算不对。

  1. 常见的Cache映射方式不包括？（D）

A. 直接映射

B. 全相联映射

C. 组相联映射

D. 随机映射

解析：教材4.3.2节明确列出三种基本映射方式：直接、全相联、组相联。“随机映射”不是教材中定义的标准映射方式，是干扰项。

  1. 为了保证Cache与主存内容的一致性，常用的写入策略是？（A）

A. 写回法和直写法

B. 只读不写

C. 定期格式化

D. 手动同步

解析：教材4.3.3节详述了两种写策略：写回法（只写Cache，替换时写回主存）和写直达法（同时写Cache和主存）。B、C、D都不属于教材描述的写入策略。

辅助存储器

知识点

  • 辅助存储器的范围（教材4.4.1节）：辅助存储器（外存）包括磁盘、磁带、光盘等。现代计算机中，SSD（固态硬盘） 也属于辅助存储器。

  • SSD vs HDD：SSD基于闪存（Flash Memory），无机械部件，读写速度快、抗震性强、无噪音。HDD是磁表面存储器，有机械结构。

  • 磁盘容量决定因素（教材4.4.1节）：磁盘存储容量 = 磁道数 × 扇区数 × 每扇区字节数（或盘面数×每面磁道数×每道字节数）。

  • 光盘特点（教材4.4.7节）：光盘利用激光在记录介质上进行读/写。CD-ROM是只读光盘；DVD存储容量大于CD；蓝光光盘使用蓝色激光（非红色），因此存储密度更高。

  • 辅助存储器层次特点（教材4.1.2节）：与主存相比，辅存容量大、速度慢、价格低，且断电后数据不丢失（非易失性）。

    题目

  1. 下列属于辅助存储器的是？（D）

A. RAM

B. ROM

C. Cache

D.SSD

解析：A和C属于主存层次（易失性），B属于主存层次（非易失但容量小），SSD（固态硬盘）是辅助存储器。

  1. 与传统机械硬盘 (HDD) 相比，固态硬盘 (SSD) 的主要优势是？（B）

A. 容量更大，价格更便宜

B. 读写速度快，抗震性强，无噪音

C. 数据保存时间无限长

D. 可以进行磁记录改写

解析：SSD基于闪存，无机械运动，故读写快、抗震、静音。A通常HDD容量大且便宜；C任何存储器都有寿命；D SSD是电擦写，非磁记录。

  1. 磁盘存储器的存储容量取决于？（C）

A. 磁盘的转速

B. 磁头数量

C. 磁道数、扇区数和每扇区的字节数

D. 磁盘的物理直径

解析：教材公式“容量=磁道数×扇区数×每扇区字节数”直接对应C。A（转速）影响数据传输率；B（磁头数）影响面数但非直接决定容量；D物理直径与容量无直接线性关系。

  1. 下列关于光盘存储的描述，错误的是？（C）

A. CD-ROM是只读光盘

B. DVD的存储容量通常大于CD

C. 蓝光光盘 (Blu-ray) 使用红色激光进行读写

D. 光盘利用光学原理存储数据

解析：A正确；B正确；D正确。C错误，蓝光光盘使用蓝色激光（波长更短，记录密度更高），而非红色激光。

  1. 在计算机存储层次结构中，辅助存储器的主要特点是？（B）

A. 速度最快，容量最小，价格最高

B. 速度较慢，容量大，价格低，断电后数据不丢失

C. 速度与CPU相当，断电后数据丢失

D. 仅用于临时存放中间结果

解析：教材4.1.2节存储层次图明确：辅存位于最下方，速度慢、容量大、价位低、非易失（断电不丢失）。A是寄存器和Cache的特点；C速度不可能与CPU相当；D不是。

第三篇.中央处理器

操作数类型和操作类型

知识点

  • 操作数来源（教材7.2.1节、7.3节）：指令中的操作数可以来自指令本身（立即寻址）、通用寄存器（寄存器寻址）、主存储器（直接、间接寻址等） 等。操作数不可能从控制单元的内部逻辑电路直接获得，控制单元负责发送控制信号，不存储运算用操作数。

  • 操作类型分类（教材7.2.3节）：常见操作类型包括算术运算、逻辑运算、数据传送、移位、程序控制、输入输出等。编译源代码是编译器的任务，不是CPU指令的操作类型。

  • 零地址指令（教材7.1节）：零地址指令无地址码字段。常用于堆栈计算机，其操作数隐含在堆栈的栈顶（由堆栈指针SP指示）。

  • 移位操作用途（教材7.2.3节、第6章）：移位操作可实现快速乘除法（左移乘2，右移除2），也可用于位处理（如位提取、位设置）。

  • 程序控制类指令（教材7.2.3节）：典型的程序控制指令包括转移、调用、返回等，其核心功能是改变程序执行的顺序。

    题目

  1. 在计算机指令中，操作数不可能来自？（D）

A. 指令本身

B. 通用寄存器

C. 主存储器

D. 控制单元的内部逻辑电路

解析：A（立即寻址）、B（寄存器寻址）、C（存储器寻址）都是教材列举的操作数来源。D不对，控制单元是发命令的，不是存放操作数的地方。

  1. 下列哪项不属于常见的数据操作类型？（D）

A. 算术运算

B. 逻辑运算

C. 数据传送

D. 编译源代码

解析：A、B、C都是教材7.2.3节列出的操作类型。D“编译源代码”是软件（编译器）的工作，不是CPU指令执行阶段的数据操作。

  1. “零地址指令”通常用于？（B）

A. 不需要任何操作数的停机指令

B. 堆栈计算机中的运算，操作数隐含在栈顶

C. 访问全局变量

D. 直接控制I/O设备

解析：教材指出，零地址指令可用于堆栈计算机，操作数隐含在栈顶。A（停机指令虽可为零地址，但“通常用于”的主旨是堆栈运算，B更全面准确）；C和D通常需要地址码。

  1. 移位操作主要用于？（B）

A. 改变数据的符号

B. 实现数据的快速乘除法或位处理

C. 增加数据的精度

D. 加密数据

解析：教材中移位操作常用于乘除运算（补码算术移位）和位处理。A改变符号是符号位操作；C和D并非移位的主要用途。

  1. 程序控制类指令的主要功能是？（B）

A. 进行数值计算

B. 改变程序执行的顺序

C. 读写内存数据

D. 管理中断请求

解析：教材定义程序控制类指令用于改变程序执行的顺序（如转移、调用）。A是算术运算指令；C是数据传送指令；D是中断指令或特殊指令。

寻址方式

知识点

  • 寻址方式定义（教材7.3节）：寻址方式是指寻找操作数或指令有效地址的方式。
  • 立即寻址（教材7.3.2节）：操作数直接包含在指令中，紧跟在操作码后面。特点是取指令时同时取出操作数，执行速度快，但操作数大小受地址码字段长度限制。
  • 直接寻址：指令的地址码字段直接给出操作数在主存中的地址（有效地址EA = 形式地址A）。
  • 寄存器寻址（教材7.3.2节）：指令的地址码字段给出寄存器的编号，操作数存放在该寄存器中。特点是执行速度快，无需访存取操作数。
  • 间接寻址（教材7.3.2节）：指令的地址码字段给出的不是操作数的地址，而是存放操作数地址的存储单元的地址（即“地址的地址”）。需要两次访存才能得到操作数。
  • 基址寻址：有效地址 EA = 基址寄存器（BR）的内容 + 形式地址A。常用于数组处理和循环程序，通过修改形式地址或基址寄存器内容访问不同元素。
  • 变址寻址：有效地址 EA = 变址寄存器（IX）的内容 + 形式地址A。常用于数组处理，形式地址固定，变址寄存器内容可变。
  • 相对寻址：有效地址 EA = 程序计数器（PC）的内容 + 形式地址A。常用于程序转移，便于程序浮动。
  1. 操作数直接包含在指令中的寻址方式称为？（A）

A. 立即寻址

B. 直接寻址

C. 寄存器寻址

D. 间接寻址

解析：A正确，教材定义“立即寻址——操作数直接给出在指令中”。B直接寻址，指令给出的是操作数地址；C寄存器寻址，指令给出的是寄存器编号；D间接寻址，指令给出的是地址的地址。

  1. 指令中给出的是操作数所在的寄存器编号，这种寻址方式是？（A）

A. 寄存器寻址

B. 寄存器间接寻址

C. 基址寻址

D. 变址寻址

解析：A正确，教材明确“寄存器寻址——指令中给出寄存器编号，操作数在该寄存器中”。B寄存器间接寻址，指令给出寄存器编号，但寄存器中存放的是操作数地址；C基址寻址和D变址寻址都需要计算有效地址。

  1. 有效地址 (EA) = (基址寄存器) + 形式地址，这种寻址方式常用于？（B）

A. 编写子程序

B. 数组处理和循环程序

C. 访问固定地址的I/O端口

D. 立即数运算

解析：B正确，基址寻址常用于数组和循环程序，通过修改形式地址（或基址值）访问不同元素。A编写子程序常用相对寻址；C访问I/O常用直接寻址或独立编址；D立即数运算是立即寻址的事。

  1. 指令中给出的地址不是操作数的地址，而是操作数地址的地址，这种方式是？（B）

A. 直接寻址

B. 间接寻址

C. 相对寻址

D. 堆栈寻址

解析：B正确，教材定义“间接寻址——指令的地址码字段给出的是存放操作数地址的存储单元的地址”。A直接寻址给出的是操作数地址；C相对寻址结合PC；D堆栈寻址操作数在栈顶。

  1. 寻址方式中，有效地址是相对于哪个寄存器的内容计算的？（B）

A. 累加器

B. 程序计数器

C. 指令寄存器

D. 状态寄存器

解析：题目描述的是相对寻址的特征。教材指出相对寻址的有效地址 EA = PC的内容 + 形式地址。所以B正确。A累加器存放运算结果；C指令寄存器存放当前指令；D状态寄存器存放标志位。

指令格式举例

知识点

  • 指令格式组成（教材7.1节）：一条指令通常由操作码字段和地址码字段组成。

  • 操作码位数与指令条数（教材7.1.2节）：固定长度操作码，n位操作码最多可表示2^n条不同的指令。

  • 按地址码数量分类（教材7.1节）：

    • 零地址指令：只有操作码，没有地址码。常用于堆栈计算机或停机等特殊操作。
    • 一地址指令：一个操作码和一个地址码（如 OP + A1）。
    • 二地址指令：一个操作码和两个地址码（如 OP + A1 + A2，分别表示源操作数和目的操作数地址）。
    • 三地址指令：一个操作码和三个地址码（如 OP + A1 + A2 + A3，分别表示两个源操作数地址和一个结果地址）。

  • 扩展操作码技术（教材7.4.3节）：在指令字长有限的条件下，通过让操作码的长度可变（短操作码用于地址码多的指令，长操作码用于地址码少的指令），来增加指令的总数量。

  • RISC指令格式特点（教材7.5.2节）：RISC（精简指令系统计算机）的主要特征包括：指令长度固定、格式规整、寻址方式少、大部分指令在一个机器周期内完成、只有LOAD/STORE指令访问存储器等。

    题目

  1. 若指令字长固定为16位，操作码占4位，在不扩展操作码的情况下则最多可以定义多少条不同的指令？（C）

A. 4条

B. 8条

C. 16条

D. 32条

解析：C正确，固定操作码长度，n位操作码对应2^n条指令。4位操作码最多可定义2^4 = 16条指令。A、B、D计算错误。

  1. 在“三地址指令”格式中，通常包含？（A）

A. 一个操作码和三个地址码

B. 三个操作码和一个地址码

C. 两个操作码和两个地址码

D. 一个操作码、一个源地址和一个目的地址

解析：A正确，三地址指令的基本格式就是操作码 + 地址码1 + 地址码2 + 地址码3。B、C、D描述均不符合三地址指令的定义。

  1. 采用“扩展操作码”技术的主要目的是？（B）

A. 提高指令执行速度

B. 在指令字长有限的情况下，增加指令的数量

C. 减少地址码的长度

D. 简化译码电路

解析：B正确，教材明确指出扩展操作码技术是为了“在指令字长有限的前提下，保持指令条数较多”。A执行速度主要由硬件决定；C扩展操作码并未减少地址码长度，而是灵活分配；D译码电路反而可能变复杂。

  1. RISC的指令格式特点通常是？（B）

A. 指令长度可变，格式复杂

B. 指令长度固定，格式规整，寻址方式少

C. 只有零地址指令

D. 必须包含多个内存操作数

解析：B正确，教材总结RISC特征包括“指令长度固定，格式规整，寻址方式少”。A是CISC的特点；C明显错误，RISC有多种指令格式；D错误，RISC只有LOAD/STORE指令访问内存。

  1. 某指令格式为：OP (6位) + A1 (5位) + A2 (5位)，则该指令属于？（C）

A. 零地址指令

B. 一地址指令

C. 二地址指令

D. 三地址指令

解析：C正确，该指令包含一个操作码字段（OP）和两个地址码字段（A1和A2），因此是二地址指令。A零地址指令没有地址码；B一地址指令只有一个地址码；D三地址指令应有三个地址码。

CPU 的结构

知识点

  • CPU主要部件及功能（教材8.1节）：

    • CPU：由运算器（ALU）和控制器（CU）组成，是整个计算机的核心。
    • 控制器：负责指挥各部件自动、协调地工作。包含程序计数器（PC）、指令寄存器（IR）和控制单元（CU）。

  • 指令寄存器IR（教材8.1.3节、第1章）：用于存放当前正在执行的指令。IR的内容来自主存的MDR，操作码部分送CU分析，地址码部分用于寻址。

  • 程序计数器PC（教材8.1.3节、第1章）：用于存放当前欲执行指令的地址，具有自动加1的功能，可自动形成下一条指令的地址。

  • 算术逻辑单元ALU（教材第1章、8.1节）：是CPU的核心部件之一，用来完成算术运算和逻辑运算。

  • Cache的作用（教材4.3.1节）：在CPU与主存之间加入Cache，主要目的是解决CPU与主存速度不匹配问题，提高访存速度，缓解速度差异。

  • 内部总线（教材3.2.1节、8.1节）：连接CPU内部各寄存器、算术逻辑单元和控制单元的公共通路。系统总线是连接CPU、主存、I/O设备的。内部总线则是CPU芯片内部专用的。

    题目

  1. CPU中用于存放当前正在执行指令的寄存器是？（B）

A. 程序计数器

B. 指令寄存器

C. 累加器

D. 状态寄存器

解析：B正确，教材明确说明“指令寄存器IR用来存放当前的指令”。A程序计数器存放的是指令地址；C累加器存放运算数据；D状态寄存器存放程序状态字（标志位）。

  1. 程序计数器的核心功能是？（C）

A. 保存运算结果

B. 记录当前指令的执行状态

C. 存放下一条将要执行指令的地址

D. 暂存从内存读取的数据

解析：C正确，教材说“PC用来存放当前欲执行指令的地址，且具有自动加1的功能，即可自动形成下一条指令的地址”。A是累加器的功能；B是状态寄存器（PSWR）的功能；D是数据缓冲寄存器（MDR）的功能。

  1. 算术逻辑单元 (ALU) 的主要任务是？（B）

A. 指挥协调各部件工作

B. 进行算术运算和逻辑运算

C. 存储程序和数据

D. 管理中断信号

解析：B正确，ALU“用来完成算术逻辑运算”。A是控制单元CU的功能；C是主存储器的功能；D是中断系统的功能。

  1. 现代CPU内部通常包含多级Cache，其主要作用是？（B）

A. 扩大内存容量

B. 缓解CPU与主存之间的速度差异

C. 永久保存数据

D. 替代硬盘功能

解析：B正确，教材指出“由高速缓存Cache来解决主存与CPU速度的不匹配问题”。A扩大容量是辅存的功能；C是ROM的功能；D不是Cache的功能。

  1. 连接CPU内部各寄存器、ALU和控制单元的公共通路称为？（C）

A. 系统总线

B. 外部总线

C. 内部总线

D. I/O接口

解析：C正确，内部总线是指CPU芯片内部各部件之间的连线。A系统总线是连接CPU、主存、I/O设备的板级总线；B外部总线即通信总线；D是连接外设的接口电路。

指令周期

知识点

  • 指令周期定义（教材8.2.1节）：指令周期是指取出并执行一条指令所需的全部时间。通常由若干个CPU周期（机器周期） 组成。

  • CPU周期（机器周期）：指令周期中的一个基本时间段，通常定义为从主存读取一条指令所需的最短时间（即一次访存时间）。每个CPU周期又由若干个时钟周期组成。

  • 取指阶段（教材8.2.2节）：CPU完成的主要操作是：根据PC从内存读取指令，送入指令寄存器IR，并修改PC（PC+1） 以指向下一条指令。

  • 指令周期长度：不同指令的指令周期长度可能不同。复杂指令（如乘法、除法）可能需要多个CPU周期才能完成，简单指令（如空操作）可能只需一个CPU周期。

  • 时钟周期：CPU的最小时间单位。一个CPU周期包含的时钟周期数取决于指令的复杂程度。

    题目

  1. 指令周期是指？（B）

A. CPU时钟脉冲的周期

B. 取出并执行一条指令所需的全部时间

C. 访问一次内存所需的时间

D. 执行一次算术运算所需的时间

解析：B正确，教材定义“指令周期是取出并执行一条指令的全部时间”。A时钟周期是CPU基本时间单位；C访问一次内存是一个机器周期；D执行算术运算只是指令执行的一部分。

  1. 指令周期通常由若干个什么组成？（B）

A. 时钟周期

B. CPU周期

C. 微指令周期

D. 中断周期

解析：B正确，教材8.2.1节明确“指令周期由若干个CPU周期组成”。A时钟周期是组成CPU周期的更小单位；C微指令周期是微程序控制中的概念；D中断周期是CPU响应中断时的特殊周期。

  1. 在指令周期的“取指”阶段，CPU主要完成的操作是？（C）

A. 分析指令操作码

B. 计算有效地址

C. 根据PC从内存读取指令送入IR，并更新PC

D. 执行算术运算

解析：C正确，教材8.2.2节所述取指阶段的数据流：根据PC访存，将指令送至IR，同时PC+1。A分析操作码是译码阶段的任务；B计算有效地址是执行阶段或分析阶段的任务；D执行运算是执行阶段的任务。

  1. 不同指令的指令周期长度？（B）

A. 总是相同的

B. 取决于指令的复杂程度，可能不同

C. 仅取决于内存速度

D. 仅取决于CPU主频

解析：B正确，教材举例：空操作指令只需一个CPU周期，而乘法指令需要多个CPU周期，因此长度取决于指令复杂程度。A、C、D都过于绝对或片面。

  1. 一个机器周期通常包含多少个时钟周期？（C）

A. 1个

B. 2个

C. 若干个

D. 无限个

解析：C正确，教材指出一个CPU周期由若干个时钟周期组成，具体数量因机器和指令类型而异。A和B是可能情况但不是固定值；D无限个错误。

指令流水

知识点

  • 指令流水线技术的目的（教材8.3.1节）：提高指令的吞吐率（即单位时间内完成的指令数）。它不能缩短单条指令的执行时间，但通过让多条指令重叠执行，提高了整体执行效率。

  • 流水线加速比（教材8.3.3节）：理想的k级流水线，加速比（有流水线与无流水线的执行时间之比）接近k（级数）。

  • 流水线停顿的原因（教材8.3.2节）：主要存在三种相关（冲突）导致流水线停顿：

    • 结构相关：多条指令同时争用同一硬件资源（如访存冲突）。
    • 数据相关：后面指令依赖前面指令的运算结果（写后读相关等）。
    • 控制相关：由条件转移等改变程序执行顺序的指令引起（流水线可能取错后续指令）。

  • 解决数据相关冲突的技术（教材8.3.2节）：常见方法包括：

    • 暂停流水线（插入气泡）：让后面指令等待直到前一条指令结果可用。
    • 数据旁路技术（转发/Forwarding）：将运算结果直接送到后续指令的输入端，不需要等待写入寄存器。
    • 编译器优化：通过重排指令顺序插入无关指令来减少冲突。

  • 分支预测策略（教材8.3.2节）：对条件转移指令，常用动态分支预测技术（根据历史执行情况预测转移方向），比静态预测（总是预测转移成功或失败）准确率高。

题目

  1. 指令流水线技术的主要目的是？（B）

A. 减少单条指令的执行时间

B. 提高指令的吞吐率

C. 降低硬件成本

D. 简化控制逻辑

解析：B正确，教材明确“指令流水的主要目的是提高指令的吞吐率”。A流水线不能缩短单条指令的执行时间；C和D不是流水线的目的（流水线反而可能增加硬件开销和控制复杂度）。

  1. 理想的k级流水线，其加速比接近？（B）

A. 1

B. k

C. k/2

D. 2^k

解析：B正确，教材公式表明，理想情况下k级流水线的加速比接近k（级数）。A是1意味着没有加速；C和D不符合理想流水的加速比计算。

  1. 下列哪项不是导致流水线停顿的原因？（D）

A. 结构相关

B. 数据相关

C. 控制相关

D. 指令字长固定

解析：D正确，指令字长固定是RISC的特征，有利于流水线实现，不是导致停顿的原因。A、B、C是教材明确指出的三种导致流水线阻塞的冲突类型。

  1. 解决数据相关冲突的常用技术不包括？（D）

A. 暂停流水线

B. 数据旁路技术 (Forwarding)

C. 编译器优化指令顺序

D. 增加主存容量

解析：D正确，增加主存容量不能解决指令间的数据依赖冲突。A、B、C是教材列举的解决数据相关的三种常见方法。

  1. 在流水线中遇到条件转移指令时，最常用的预测策略是？（C）

A. 总是预测转移成功

B. 总是预测转移失败

C. 动态分支预测

D. 停止流水线直到结果确定

解析：C正确，教材指出“若采用动态分支预测技术，预测的准确率可达90%以上”，是实践中更常用的高级策略。A和B是静态预测方法，准确率较低；D完全不预测而暂停会严重降低流水线效率。

中断系统

知识点

  • 中断的概念：CPU暂停现行程序，转去处理紧急事件（中断请求），处理完后返回原程序继续执行。（8.4.1）

  • CPU响应中断的条件：必须有中断请求，且CPU处于开中断状态（允许中断触发器EINT=1）。（8.4.4）

  • 中断向量：指出中断服务程序入口地址的向量地址，或直接称为入口地址的指针。（5.5.3）

  • 多重中断（中断嵌套）：在中断服务程序中，保护现场后适时执行“开中断”指令，使CPU可以响应更高优先级的中断请求。（5.5.5 图5.43(b)）

  • 中断处理的一般流程：中断响应（硬件完成保护断点、关中断、取向量）→ 保护现场（软件保存寄存器内容）→ 中断服务 → 恢复现场 → 中断返回。（5.5.4、5.5.5）

题目

  1. 中断机制允许CPU？（B）

A. 按顺序执行完所有程序后再处理外部事件

B. 暂停当前程序，转去处理紧急事件，处理完后返回原处继续执行

C. 忽略外部设备的请求

D. 永久切换到另一个程序运行

解析：教材8.4.1定义中断为“CPU暂停现行程序而转去执行中断服务程序”，处理完后自动返回原程序，符合B。A是程序查询方式的特点；C、D明显错误。

  1. CPU响应中断的必要条件是？（A）

A. 有中断请求且CPU处于开中断状态

B. 只要有中断请求即可

C. 必须执行完所有后台程序

D. 必须由用户手动触发

解析：教材8.4.4明确：CPU响应中断的条件是“允许中断触发器EINT为1”且“有中断请求”。B若CPU关中断则无法响应；C、D不符合硬件自动响应机制。

  1. “中断向量”是指？（B）

A. 中断源的物理位置

B. 中断服务程序的入口地址或指向该地址的指针

C. 中断优先级的数值

D. 中断发生的时刻

解析：教材5.5.3：中断向量地址形成部件产生“向量地址”，用于找到中断服务程序的入口地址。通常“中断向量”即指这个入口地址或指向它的指针。

  1. 多重中断（中断嵌套）实现的关键在于？（B）

A. 硬件自动保存所有寄存器

B. 在中断服务程序中适时执行“开中断”指令

C. 禁止所有低级中断

D. 使用更大的堆栈

解析：教材5.5.5图5.43(b)：多重中断服务程序在保护现场后立即执行开中断指令，使CPU能响应更高级中断。A是中断响应的基础，但并非实现嵌套的关键；C是单重中断的做法；D堆栈只是工具。

  1. 中断处理过程的正确顺序是？（C）

A. 中断响应 -> 中断服务 -> 保护现场 -> 恢复现场 -> 中断返回

B. 保护现场 -> 中断响应 -> 中断服务 -> 恢复现场 -> 中断返回

C. 中断响应 -> 保护现场 -> 中断服务 -> 恢复现场 -> 中断返回

D. 中断服务 -> 保护现场 -> 中断响应 -> 恢复现场 -> 中断返回

解析：教材5.5.4及5.5.5：中断响应阶段由硬件完成（保护断点、关中断、入口地址形成），然后进入中断服务程序，其开头软件保护现场，接着执行中断服务主体，最后恢复现场并中断返回。C是标准顺序。

第四篇.控制单元

操作命令的分析

知识点

  • 指令译码器：对指令操作码译码，产生相应的控制信号。（9.1）

  • 微操作命令分析：将每条机器指令分解为取指、间址、执行、中断等周期中的一系列微操作。（9.1）

  • 非法操作码：CPU会触发异常中断（非法指令陷阱）进行处理。

  • 微操作信号的产生时机：由指令操作码、机器周期、节拍以及状态条件共同决定。（9.2.3）

题目

  1. 指令译码器的功能是？（B）

A. 存储指令

B. 对操作码进行分析，产生相应的控制信号

C. 计算操作数的地址

D. 执行算术运算

解析：教材9.1：指令译码器将操作码译码后产生对应的控制信号。A是指令寄存器IR的功能；C是地址形成部件；D是ALU的功能。

  1. 将一条机器指令分解为一系列基本的微操作序列的过程称为？（C）

A. 编译

B. 汇编

C. 指令分析 (或微操作分解)

D. 链接

解析：教材9.1：对指令进行微操作分析，分解成有序的微操作序列，该过程常称为“指令分析”或“微操作分解”。A、B、D是软件编译/汇编/链接的概念。

  1. 对于“ADD A, B”指令，下列哪个微操作序列是正确的（假设A, B为寄存器）？（B）

A. PC -> MAR, M -> MDR

B. A -> ALU, B -> ALU, ALU(+), Result -> A

C. IR -> PC

D. SP -> MAR, M -> MDR

解析：加法指令执行阶段微操作：将两寄存器内容送ALU，ALU执行加法，结果送回目的寄存器A。A是取指阶段微操作；C无意义；D是堆栈操作。

  1. 在指令分析阶段，若发现操作码非法，CPU通常会？（B）

A. 继续执行下一条指令

B. 触发异常中断（如非法指令陷阱）

C. 自动修正操作码

D. 关机

解析：教材9.1及相关异常机制：CPU遇到非法操作码时会产生异常（中断），转去对应的异常处理程序。其他选项不符合计算机工作原理。

  1. 微操作信号的产生时机取决于？（A）

A. 指令的操作码和当前的机器周期/节拍

B. 仅取决于操作码

C. 仅取决于时钟频率

D. 随机产生

解析：教材9.2.3：控制单元在特定机器周期和节拍下，根据指令操作码产生相应的微操作控制信号。因此时机由操作码和当前时序共同决定。

控制单元的功能

知识点

  • 控制单元核心功能：发出各种微操作控制信号，协调CPU各部件工作。（9.2）

  • 硬布线控制器：用组合逻辑电路实现，速度快但设计复杂，一旦定型难以修改。（10.1）

  • 微程序控制器：将机器指令解释为一段微程序（微指令序列），存放在控制存储器中，设计灵活。（10.2）

  • 控制存储器：存放微指令序列，是微程序控制器的核心部件。

  • CU依赖时钟信号：时序系统是CU工作的基础，不能脱离时钟独立工作。（9.2.4）

题目

  1. 控制单元是CPU的指挥中心，其核心功能是？（C）

A. 进行数据运算

B. 存储大量数据

C. 发出各种微操作控制信号，协调各部件工作

D. 连接外部网络

解析：教材9.2：控制单元产生控制信号，指挥各部件协同工作。A是ALU的功能；B是存储器；D不是CU功能。

  1. 硬布线控制器的主要特点是？（B）

A. 设计灵活，易于修改指令系统

B. 速度快，但设计复杂，难以修改

C. 速度慢，占用空间大

D. 依靠微程序存储器实现

解析：教材10.1：组合逻辑（硬布线）控制器速度快，但结构复杂，一旦设计完成很难修改。A是微程序控制的特点；D是微程序控制器的特征。

  1. 微程序控制器的基本思想是将？（B）

A. 指令直接转化为电信号

B. 机器指令解释为一段微程序，存放在控制存储器中

C. 操作系统固化在CPU中

D. 数据直接送入ALU

解析：教材10.2：微程序设计思想是把每条机器指令编写成一段微程序（微指令序列），存入控制存储器，执行时按顺序读取微指令产生控制信号。

  1. 控制存储器用于存放？（C）

A. 用户程序

B. 操作系统内核

C. 微指令序列

D. 临时数据

解析：教材10.2：控制存储器专门存放各指令对应的微指令序列（即微程序）。A、B存放在主存中；D存放在寄存器或数据存储器中。

  1. 下列关于CU的描述，错误的是？（D）

A. CU不直接参与数据运算

B. CU根据指令寄存器(IR)的内容和时序信号产生控制信号

C. CU的速度决定了整个计算机的主频上限

D. CU可以完全脱离时钟信号独立工作

解析：教材9.2.4：CU必须依赖时钟信号（时序系统）产生有序的控制信号，不能脱离时钟独立工作。A正确（CU只产生控制信号，不运算）；B正确；C正确（CU中最长组合路径决定主频上限）。

作业

第一次作业

3.1什么是总线？总线传输有何特点？为了减轻总线的负载，总线上的部件都应具备什么特点？

  • 总线：连接多个部件的信息传输线，是各部件共享的传输介质。
  • 特点：分时（同一时刻只允许一个部件发送信息）和共享（多个部件可同时从总线上接收相同信息）。
  • 减轻负载：总线上的部件应具备三态输出能力（或采用三态驱动电路），不占用总线时输出呈高阻状态。

3.2总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长，存储字长，存储单元有何关系？

  • 分类：片内总线、系统总线、通信总线。
  • 系统总线：连接CPU、主存、I/O设备的信息传输线。
  • 数据总线：双向，传输数据，位数与机器字长、存储字长有关。
  • 地址总线：单向（CPU发出），传输地址，位数与存储单元个数有关（决定最大寻址范围）。
  • 控制总线：单向（每根线），发出控制信号（读/写等）。

3.14设总线的时钟频率为8 MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？

总线时钟频率为 8 MHz，一个总线周期等于一个时钟周期，故每秒传送 8×10^6次。

每次并行传送 16 位数据，即 2 字节。

总线带宽 =2B×8×106/s=16×106 B/s=16 MBps

第二次作业

4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

  • 主存：主存储器，直接与CPU交换信息，存放当前运行的程序和数据，通常由DRAM构成。
  • 辅存：辅助存储器（外存），作为主存的后援，存放大量暂时不用的信息，如磁盘、磁带、光盘。
  • Cache：高速缓冲存储器，位于CPU与主存之间，用于缓解两者速度不匹配，由SRAM构成。
  • RAM：随机存取存储器，可随机读写，断电后信息丢失，分静态RAM和动态RAM。
  • SRAM：静态RAM，用触发器存储信息，无需刷新，速度快、集成度低、功耗大。
  • DRAM：动态RAM，用电容存储信息，需定期刷新，集成度高、功耗低、速度较慢。
  • ROM：只读存储器，只能读出不能写入，断电后信息不丢失。
  • PROM：可编程ROM，用户可一次性编程写入。
  • EPROM：可擦除可编程ROM，可用紫外线擦除后重新编程。
  • EEPROM：电可擦除可编程ROM，可在线电擦写。
  • CDROM：只读光盘，光学存储介质，只能读出不能写入。
  • Flash Memory：闪存，非易失性存储器，可电擦写，以块为单位擦除，广泛用于U盘、SSD。

4.2 计算机中有哪些部件可用于存储信息，按其速度、容量和价格/位排序说明。
计算机中可用于存储信息的部件有：寄存器、Cache（高速缓冲存储器）、主存储器、辅助存储器。
按速度由快到慢、容量由小到大、价格/位由高到低排序：

  1. 寄存器（最快，最小，最贵）
  2. Cache（较快，较小，较贵）
  3. 主存储器（速度、容量、位价均中等）
  4. 辅助存储器（最慢，最大，最便宜）

4.4 说明存取周期和存取时间的区别。

  • 存取时间：从启动一次存储器操作到完成该操作所经历的时间。
  • 存取周期：连续两次独立存储器操作所需的最小时间间隔。
    存取周期通常大于存取时间，因为存取周期包含操作后的恢复时间。

4.8 试比较静态RAM和动态RAM。

  • 静态RAM（SRAM）：用触发器存储信息，无需刷新，存取速度快，但集成度低、功耗大、价格高，常用于Cache。
  • 动态RAM（DRAM）：用电容存储信息，需定期刷新，存取速度较慢，但集成度高、功耗低、价格便宜，常用于主存。

4.9 什么叫刷新？为什么要刷新？说明刷新有几种方法。

  • 刷新：对动态RAM的存储单元定期进行再生，以维持其存储信息（电容电荷）。

  • 刷新的原因：动态RAM靠电容存储电荷，电荷会泄漏，信息只能维持约1~2ms，故必须在2ms内对所有单元刷新一次。

  • 刷新的方法：

    1. 集中刷新：在一个刷新周期内集中一段时间逐行刷新，存在“死时间”。

    2. 分散刷新：将刷新操作分散到每个存取周期中，无死时间但存取周期被延长。

    3. 异步刷新：将刷新周期分散到2ms内，既避免死时间又不增加存取周期，实际常用。

第三次作业

 5.1 I/O设备有哪些编址方式，各有何特点？**

 - **统一编址**：将I/O端口与主存单元统一分配地址，利用访存指令即可访问I/O设备。特点：不需专用I/O指令，但占用主存地址空间，译码较复杂。
 - **独立编址**：I/O端口与主存地址空间分开，需设置专门的I/O指令。特点：不占用主存空间，程序清晰，但需增加I/O控制逻辑。

 5.2 简要说明CPU与I/O设备之间传递信息可采用哪几种联络方式，它们分别用于什么场合。

 - **立即响应方式**：CPU对I/O设备可随时传送信息（如按键），设备速度极快或无需等待。用于速度极慢、随时可读的简单设备。
 - **同步方式**：双方有统一时钟，按固定时序传送。用于速度固定且已知的设备。
 - **异步方式**：采用应答（握手）信号联络，无统一时钟。用于速度不固定的设备。

 5.3 I/O设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。

 - **程序查询方式**：CPU不断查询设备状态，等待就绪后再传送数据。特点：简单，但CPU利用率低，不能实现设备与CPU并行工作。
 - **程序中断方式**：设备准备就绪后主动向CPU发中断请求，CPU响应后执行中断服务程序。特点：提高CPU利用率，可实现并行操作，但需中断处理开销。
 - **DMA方式**：由DMA控制器直接控制主存与设备间数据传送，无需CPU干预。特点：传送速度快，适合高速设备，但硬件成本较高。
 - **通道方式**：由通道处理器独立管理I/O操作。特点：适用于大规模I/O系统，减轻CPU负担，但结构更复杂。

第四次作业

第五次作业

 7.4零地址指令的操作数来自哪里？在一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得？各举一例说明。

 - **零地址指令**：操作数来自**堆栈栈顶**（如堆栈计算机的ADD指令，操作数隐含在栈顶和次栈顶）。
 - **一地址指令**：另一个操作数的地址通常采用**隐含寻址**（如累加器中的内容作为另一个操作数）。例：MUL X，一个操作数在累加器ACC中，另一个操作数由直接寻址（X为地址）获得。

 7.5对于二地址指令而言，操作数的物理地址可安排在什么地方？举例说明。
 操作数的物理地址可安排在以下地方：

 1. **主存**：两个操作数均在主存中。例：ADD A, B（A、B为主存地址）。
 2. **寄存器**：两个操作数均在寄存器中。例：ADD R1, R2（R1、R2为寄存器编号）。
 3. **一个在主存、一个在寄存器**：例：ADD R1, A（R1为寄存器，A为主存地址）。

​

​